

Arhitectura CPU 8086. Lucrul cu memoria

În acest capitol se prezintă diverse exerciții și probleme ce abordează noțiuni de bază cu privire la elementele componente ale arhitecturii unui sistem bazat pe procesorul 8086. Astfel, este absolut necesară cunoașterea modului de lucru cu regiștrii procesorului 8086: cu regiștrii de uz general AX, BX, CX, DX, cu regiștrii index DI, SI, cu regiștrii pentru stivă BP și SP, cu regiștrii segment DS, CS, SS, ES, cu pointerul la instrucțiunea următoare IP, dar și cu registrul de flaguri FLAGS; astfel, sunt abordate mai multe exerciții și probleme ce vizează:

(1) modul de lucru cu regiștrii procesorului pe 8 și 16 biți;

(2) acomodarea cu folosirea corectă a regiștrilor și de dimensiune potrivită în funcție de mărimea datelor, respectiv gama de valori; de exemplu, utilizarea regiștrilor de 8 biți pentru valori cuprinse în intervalul [0, 255], sau a regiștrilor de 16 biți dacă se utilizează valori cuprinse între [256, 65535] (numere fără semn);

(3) înțelegerea indicatorilor de condiție ai procesorului (flag-urile) și modul în care aceștia sunt afectați în urma operațiilor aritmetice; este necesară cunoașterea teoretică a semnificației acestor flaguri, precum și a modului de setare/ resetare a acestora; în plus, interpretarea lor este diferită la numere fără semn vs cu semn; e indicată și cunoașterea instrucț. de modificare a acestor flaguri (cmc, clc, stc).

Ca o continuare a capitolului anterior, s-au introdus directivele de definire a datelor: db, dw, dd și modul de lucru cu aceste date. Un aspect foarte important abordat în acest capitol este lucrul cu memoria (și stiva); e necesară înțelegerea conceptului de adresare segmentată (lucrul cu segmentele) și a modului de adresare a datelor din memorie (adresare directă, indirectă, calculul adresei din memorie); astfel, s-au abordat exerciții și probleme care au vizat: (1) modul de calcul al adreselor locațiilor de memorie, în funcție de valoarea registrului segment și a offsetului; (2) definirea datelor în memorie pe octet, cuvânt, dublucuvânt; (3) definirea variabilelor individuale, dar și a șirurilor cu mai multe elemente; (4) accesul la datele definite în memorie, folosind adresa variabilelor sau un registru index pentru adresarea relativă la zona de început a variabilei/ vectorului din memorie; (5) accesul la octeții individuali ai datelor definite pe cuvânt și dublucuvânt, conform convenției *Little Endian*; (6) directive pentru conversia tipului de date atunci când ele sunt încărcate în locații de dimensiuni diferite (directivele de forțare a tipului byte ptr, word ptr).

Sunt abordate și primele instrucțiuni de transfer (mov, lea), cele pentru lucrul cu stiva (push, pop), cele pentru lucrul cu registrul FLAGS (lahf, sahf, pushf, popf), dar și o instrucțiune aritmetică (add) pentru a înțelege mai ușor lucrul cu indicatorii de condiții.

- 1) **Arhitectura procesorului 8086**: regiștrii interni, lucrul cu memoria, lucrul cu stiva, codificarea și decodificarea instrucțiunilor
- 2) Despre **flagurile CPU**: afectarea lor de către operațiile de adunare și scădere
 - a. Regulile de corectare a rezultatului folosind flagurile CPU -> la nr unsigned și la nr signed
- 3) Segmente -> **adresarea segmentată**: cod/ date/ stiva -> AL și AF
- 4) Calculul adresei unui operand din memorie: $AE = [BX/BP] + [SI/DI] + [deplasament]$
- 5) Definirea datelor în memorie: directivele db, dw, dd
- 6) Definirea șirurilor de valori -> forțarea tipului prin *byte ptr* și *word ptr*
- 7) Instrucțiunile cu stiva **push** și **pop** -> vizualizarea conținutului stivei

Arhitectura procesorului 8086: regiștrii interni, lucrul cu memoria, lucrul cu stiva, codificarea și decodificarea instrucțiunilor

3. Arhitectura microprocesorului 8086. Lucrul cu memoria

2. Reprezentarea datelor în sisteme cu microprocesor 80x86

Cum se reprezintă informația din memoria SC ?

Informația din SC, reprezentată sub forma numerelor binare, poate ocupa un anumit număr (finit) de biți, uzual folosindu-se următoarele entități:

- **bit** - poate fi 0 sau 1,
- **nibble** - cu ajutorul unui nibble se pot reprezenta 16 valori diferite;
- **octet** - un număr de 8 biți cu ajutorul cărora pot fi reprezentate 256 valori diferite;
- **cuvânt** - un număr de 16 biți sau 2 octeți desemnează un cuvânt, numărul valorilor reprezentabile fiind 65 536;
- **dublucuvânt** - un nr de 4 octeți, deci 32 biți - permite reprezentarea a 2^{32} valori,
- **cvadruplucuvânt** - un nr de 8 octeți, deci 64 biți - se pot reprezenta 2^{64} valori

Astfel, în timp, dimensiunile uzuale ale operanzilor în PC au fost: **octet** (în engleză *byte*), **cuvânt** (în engleză *word*), **dublucuvânt** (în engleză *doubleword*) și **cvadruplucuvânt** (în engleză *quadword*), așa cum apare în Figura 2.4; pentru a fi cât mai ușor de urmărit, s-au reprezentat biții grupați în octeți.




Figura 2.4 Multipli uzuali ai octetului: cuvânt, dublu-cuvânt și cvadruplu-cuvânt

Cum putem identifica octeții din cadrul unui cuvânt, dublucuvânt, etc ?

Uneori, se mai practică și numerotarea octeților sau tetradelor din cadrul structurii multi-octet, de exemplu pentru un **dublucuvânt**, despre octetul având biții 31...24 se spune că este **de rang 3**, numerotarea începând de la rangul 0 prin octetul cu biții 7...0.

Operanzii folosiți în PC pot avea și dimensiuni mai mari, dar numai multipli de dimensiunea octetului și în plus, aceștia sunt în general doar puteri ale lui 2: 2^0 octeți = 1 octet, 2^1 octeți = 1 cuvânt, 2^2 octeți = 1 dublucuvânt, etc

Cum putem accesa informația din memorie?

Memoria internă a unui SC este văzută ca **o succesiune de locații**, fiecare locație având un număr fix de biți (analogie cu un dulap cu sertare, sertarele fiind toate de aceeași dimensiune). **Locația** este unitatea elementară de adresare a unei memorii, accesarea conținutului realizându-se prin adresarea locațiilor de memorie; aceasta înseamnă că **folosind adresa, vom avea acces la conținut** (analogie cu o etichetă (postit) care precizează un număr de ordine pentru sertar: consultând eticheta accesăm conținutul sertarului).

Câți octeți putem accesa la un moment dat ?

Reprezentarea din Figura 2.5 se referă la modul cum se depune în memorie **octetul 21h**, **cuvântul 43 21h** sau **dublucuvântul 87 65 43 21h** începând de la **adresa 126** și deci ocupând **1 locație**, **2 locații** sau **4 locații** succesive. Memoria la procesoarele din familia x86 (indiferent că vorbim de un procesor pe 8 biți, pe 16 biți, pe 32 biți sau pe 64 biți) este întotdeauna organizată la nivel de octet (spunem că este adresabilă la nivel de octet - "byte-addressable").




Figura 2.5 Octetul 21h, cuvântul 4321h și dublucuvântul 87654321h stocate în memorie începând de la adresa 126

Cum putem accesa octeții din memorie folosind adrese ?

Dacă, de exemplu, se dorește accesarea conținutului 21h, atunci la adresare se va folosi locația unde se află acel conținut, deci 126. O posibilitate de a realiza acest lucru este prin folosirea parantezelor: prin scrierea [126] ne vom referi la **conținutul locației de memorie de la adresa 126**. Dacă dorim să accesăm **doar octetul 21h** (adică să deschidem **un singur sertar** al dulapului), va trebui specificată cumva **adresarea la nivel de octet**, deoarece este posibilă și **adresarea la nivel de cuvânt** (deschidem **2 sertare**) sau **dublucuvânt** (deschidem **4 sertare** consecutive) sau chiar la nivel de **cvadruplucuvânt** (deschidem **8 sertare** consecutive)¹ plecând de la o anumită adresă. În general, dimensiunea datelor accesate se va considera astfel încât să potrivească celei a registrului folosit în operația de accesare a acelei date din memorie.

De exemplu, o instrucțiune de forma:

¹ Ținând cont de procesorul folosit

mov AL, [126] ; va accesa *octetul* din memorie de la adresa 126 și îl va copia (sau muta după cum sugerează instrucțiunea **mov**) în *registrul AL*, care așa cum vom vedea ulterior, este un registru pe 8 biți al procesorului 8086. Similar,

mov AX, [126] ; va accesa *cuvântul* din memorie de la adresa 126 și îl va copia în *registrul AX*, care este un registru pe 16 biți al procesorului 8086.

De exemplu, pe un procesor de 32 biți este posibilă scrierea instrucțiunii:

mov EAX, [126] ; va accesa *dublu-cuvântul* din memorie de la adresa 126 și îl va copia în *registrul EAX*, care este un registru pe 32 biți al procesorului 80386.

Câți biți putem accesa minim din memorie ?

La procesoarele Intel, *unitatea minimă de adresare* (locația de memorie) **are 8 biți**, nu se poate accesa mai puțin, așa cum e cazul microcontrolerelor de exemplu (acces la nivel de bit). În schimb, memoria *se poate adresa și la nivel de cuvânt (16 biți) sau dublu-cuvânt (32 biți)*, deci în general un multiplu de 8 biți. Astfel, în Figura 2.6 se poate adresa un octet de la oricare din adresele 126, 127, 128 sau 129, sau un cuvânt, de exemplu cel format de adresele 126 și 127 sau 127 și 128 (obligatoriu locațiile se vor considera successive în sens crescător), sau un dublucuvânt, așa cum apare la locațiile 126 ... 129.

Dublucuvântul	87	Adr.
87654321 h	65	128
la adresa 126	43	127
	21	126

Figura 2.6 Dublucuvântul 87654321h stocat în memorie la adresele 129,...,126

Convențional, *bitul c.m.p.s.* (cel mai puțin semnificativ, în engleză **LS - least significant bit**) al unei valori, numerotat ca *bitul b₀*, se află în poziția cea mai din dreapta a valorii, iar *bitul c.m.s.* (cel mai semnificativ, în engleză **MS - most significant bit**) în poziția cea mai din stânga, așa cum se poate urmări în Figura 2.7.




Figura 2.7 Numerotarea biților într-un octet: cel mai semnificativ (c.m.s.) și cel mai puțin semnificativ (c.m.p.s.) *bit dintr-un octet*

Această specificare e importantă atunci când se consideră operațiile logice la nivel de bit, precum cele de deplasare sau rotire deoarece atunci se dorește acces în interiorul octetului. Reamintesc aici că biții nu-și modifică niciodată poziția la accesare, b₀ rămâne LSb (în extrema dreaptă), iar b₇ rămâne MSb (în extrema stângă). Această organizare a biților într-un octet poate fi generalizată și asupra octeților (așa cum arată Figura 2.8), a cuvintelor, etc.




Figura 2.8 Cel mai semnificativ (c.m.s.) și cel mai puțin semnificativ (c.m.p.s.) *octet dintr-un cuvânt*

În care sertar va ajunge sacoul ?

Revenind la analogia cu dulapul cu sertare, să presupunem că trebuie să depozităm în acest dulap un costum din 2 piese: sacou și pantaloni. În care sertar va ajunge sacoul: în cel de deasupra sertarului cu pantaloni, sau în cel de sub acesta? Este importantă această organizare, deoarece la un moment dat am putea ruga pe cineva să ne livreze conținutul sertarului 5 de exemplu (fiind siguri că acolo e sacoul). Această problemă se pune și în cazul organizării informației în memorie. De exemplu, cuvântul din Figura 2.8, cum se va aranja în memorie? Octetul c.m.s. deasupra celui c.m.p.s. sau invers?

Cum se depun octeții unui cuvânt în memorie? (în sus sau în jos?)

La adresa curentă e octetul c.m.s. sau c.m.p.s. (dintr-un cuvânt, de exemplu)?

Răspunsul la această întrebare, dacă nu se specifică familia din care face parte procesorul sau mai bine *convenția utilizată la reprezentare*, poate fi greșit/ ambiguu. Aceasta, deoarece rezultatul poate arăta ca în Figura 2.9a) sau ca în Figura 2.9b), în funcție de convenția Little End-ian sau Big End-ian folosită de sistem.

Dublu-cuvântul 87654321h se depune în memorie folosind una din convențiile:

- **Little Endian**: octetul **LSB**, adică cel de la sfârșitul structurii ("END"-ian) se depune în memorie la locația cu **adresa cea mai mică ("Little")** – această convenție este specifică procesoarelor din familia *Intel* – Figura 2.9a);
- **Big Endian**: octetul **LSB** se depune în memorie la locația cu **adresa cea mai mare ("Big")**, convenția fiind specifică procesoarelor din familia *Motorola* – Figura 2.9b).

Adresa	Conținutul	Adresa	Conținutul
0003	87	0003	21
0002	65	0002	43
0001	43	0001	65
0000	21	0000	87
Little END-ian		Big END-ian	

Figura 2.9 Depunerea dublucuvântului 87654321h în memorie după a) convenția Little Endian (stânga); b) convenția Big Endian (dreapta)

Exercițiu: începând de la adresa 17102h, reprezentați pe foaia de hârtie conținutul memoriei dacă se definesc în ordine: doi octeți de valoare 12h și 21h, două cuvinte de valoare 3456h și 7890h și un dublucuvânt de valoare FEDCBAh (folosiți directive de definire a datelor în memorie). Știind că 81h la nivel de octet reprezintă valoarea 129 ca număr fără semn, resp. -127 ca număr cu semn, definiți încă 2 variabile în memorie, pe cuvânt, una cu valoare în hexacimal și una cu valoare negativă în zecimal. Reprezentați-le în memorie.

Rezolvare:

Urmărind convenția Little END-ian (vom folosi întotdeauna procesor de tip Intel sau AMD), datele se vor depune în memorie așa cum arată Figura 2.10.

Pentru a defini aceste date, vom scrie directive de definire a datelor, sub forma:

```

a db 12h
b db 21h
cuv1 dw 3456h
cuv2 dw 7890h
var dd 0FEDCBAh
e dw 81h
f dw -127

```

Observații:

Directiva **db** (provine de la **define byte**) se folosește pentru a defini octeți sau șiruri de octeți în memorie. În locul celor 2 directive de definire a octeților, am fi putut scrie o singură directivă sub forma: **a db 12h, 21h**

Directiva **dw** (provine de la **define word**) se folosește pentru a defini cuvinte sau șiruri de cuvinte în memorie. În locul celor 2 directive de definire a cuvintelor, am fi putut scrie o singură directivă sub forma: **cuv dw 3456h, 7890h**

Directiva **dd** (provine de la **define doubleword**) se folosește pentru a defini dublucuvinte sau șiruri de dublucuvinte în memorie. În general, în fața valorilor hexazecimale care încep cu literă, se pune un 0 pentru ca asamblorul să nu confunde aceste valori cu așa numitele "etichete".

17102h	12h
17103h	21h
17104h	56h
17105h	34h
17106h	90h
17107h	78h
17108h	BAh
17109h	DCh
1710Ah	FEh
1710Bh	00h
1710Ch	81h
1710Dh	00h
1710Eh	81h
1710Fh	FFh
17110h	

Figura 2.10 Depunerea a doi octeți în memorie de valoare 12h și 21h, a două cuvinte de valoare 3456h și 7890h și a unui dublucuvânt de valoare FEDCBAh. Din figură se observă că la definirea **variabilei e**, extensia s-a realizat cu bit de 0, deoarece valoarea a fost specificată în hexazecimal pe un singur octet; în schimb, la definirea **variabilei f**, deoarece s-a folosit valoarea în zecimal ca număr cu semn, s-a realizat extensia cu bitul de semn al valorii.

Cum putem ilustra conținutul zonei de memorie?
(înspre adrese crescătoare sau înspre adrese descrescătoare?)

Deși pare foarte simplu, trebuie acordată o deosebită atenție la ilustrarea schematică a conținutului memoriei în acest caz. În Figura 2.11 puteți observa un octet la adresa 118, un cuvânt la adresele 122-123 și un dublucuvânt la adresele 126-129.

Conținutul memoriei este identic în cele 2 cazuri prezentate în figură, doar că în partea stângă (Figura 2.11a)) s-a desenat zona de memorie de la adrese mai mari înspre adrese mai mici, iar în partea dreaptă (Figura 2.11b)) este invers.

Desenul este valabil pentru un procesor din familia Intel, de exemplu, deci care respectă formatul **Little Endian**.

Se recomandă utilizarea desenului cu **adrese crescătoare** întrucât și în cadrul simulatorului EMU8086 acestea sunt prezentate sub această formă. Recomandarea ține mai mult de practică, pentru a nu greși în interpretarea datelor din memorie.




Figura 2.11 Formatul Little Endian ilustrat la adrese a) descrescătoare sau b) crescătoare

3. Interpretarea rezultatelor obținute de către procesor la adunarea și scăderea valorilor

Există vreo metodă de a verifica dacă rezultatul obținut în urma unei operații aritmetice este corect ?

În general, atunci când se realizează o operație aritmetică, datorită dublei interpretări a valorilor (*fără semn* sau *cu semn*) rezultatul obținut poate să nu fie atât de sugestiv pe cât ar trebui pentru a fi interpretat corect.

De exemplu, să considerăm o operație de adunare pe 3 biți; dacă adunăm la nr 3 încă un 1, din 011b se transformă în 100b pentru care sunt posibile cele 2 interpretări:

- dacă numărul se consideră fără semn, atunci rezultatul obținut este corect $100b=4$ (am adunat $3+1$ și am obținut 4);
- în schimb, dacă se consideră interpretarea cu semn, atunci rezultatul nu mai este corect, pentru că interpretarea lui 100b ca număr cu semn este -4, și nu 4 ! Altfel spus, am adunat 3 cu 1 și am obținut -4 în loc de 4; aceasta din cauză că rezultatul ar fi avut nevoie de încă un bit pentru a fi stocat în mod corect (ca 0100b) – spunem că *am depășit domeniul sau gama de reprezentare a numărului*, sau în engleză se folosește termenul **overflow**.

În concluzie, dacă am fi avut un bit suplimentar, rezultatul ar fi putut fi interpretat corect în ambele situații (în primul caz folosind extensia valorii). Problema este că regiștrii existenți în CPU nu-și modifică forma; la 8086 aceștia rămân tot timpul de 8 sau 16 biți, nu putem avea regiștri de 9 sau 17 biți pentru a stoca date. Totuși, avem la dispoziție, ca programatori, un indicator ("flag") care poate juca acest rol de bit suplimentar.

De fapt, multiple situații care pot să apară după execuția operațiilor aritmetice sunt ilustrate în cadrul CPU prin niște indicatori de 1 bit numiți *flag* în engleză – aceste flaguri trebuie văzute asemănător cu niște leduri - ele ne pot arăta diverse situații excepționale care pot să apară după efectuarea unei operații, aprinzându-se (devin 1, sau spunem că se setează). Dacă situația respectivă nu apare sau nu se mai menține, flagul corespunzător se va stinge (devine 0, sau spunem că se resetează).

Ce sunt flagurile aritmetice și cum ne pot ajuta ele în interpretarea rezultatelor?

Ce trebuie să reținem din paragrafele anterioare este că există o posibilitate de a observa diverse situații excepționale care pot să apară după efectuarea operațiilor – în special cele aritmetice (de adunare și scădere) în SC; pentru a ajuta la gestionarea corectă a acestor situații excepționale, se pot interpreta așa numitele **flaguri aritmetice**. Acestea pot arăta una din următoarele situații:

Overflow – apare (sau spunem că se setează flagul corespunzător) când se depășește gama de reprezentare a numărului: dacă rezultatul obținut nu a încăput în gama destinată stocării lui, atunci există un indicator care va avea valoarea 1; altfel, acest indicator va avea valoarea 0.

Carry sau **Borrow** - apare atunci când se realizează un transport: există un indicator ce va avea valoarea 1 în cazul în care ultima operație efectuată a generat un transport în/ din afara domeniului de reprezentare a numărului și valoarea 0 în caz contrar;

- operație de transport *în afara rezultatului*, probabil obținut printr-o operație de adunare, sau
- operație de transport *din afara rezultatului* (caz în care își schimbă denumirea în borrow, în română împrumut) și probabil s-a obținut printr-o operație de scădere;

Zero - semnalizează dacă rezultatul ultimei operații este egal cu zero.

Sign - semnalizează dacă rezultatul ultimei operații este un număr strict negativ.

Exemple: Se vor considera operațiile realizate pe 4 biți, deci și rezultatul obținut va trebui considerat tot pe 4 biți:

a) $2h+2h=4h \rightarrow C=0, Z=0, S=0, O=0$;

b) $3h+7h=Ah \rightarrow C=0, Z=0, S=1, O=1$ (a apărut depășire de gamă: +10 s-ar fi scris corect pe 5 biți, folosind gama [-16;+15], iar ca numere fără semn nu a apărut transport înafara domeniului de reprezentare, numărul 10 este scris corect);

c) $7h+Bh=2h \rightarrow C=1, Z=0, S=0, O=0$ (ca numere cu semn, se operează $7+(-5)=2$, dar ca numere fără semn, a apărut transport înafara domeniului de reprezentare);

d) $Ah+Bh=5h \rightarrow C=1, Z=0, S=0, O=1$ (a apărut depășire de gamă: se operează $(-6)+(-5)=-11$ și care s-ar fi scris corect pe 5 biți, folosind gama [-16;+15], iar ca numere fără semn a apărut transport înafara domeniului de reprezentare, numărul $10+11=21$ s-ar fi scris corect pe 5 biți, în gama [0; 31]);

e) $8h+8h=0h \rightarrow C=1, Z=1, S=0, O=1$ (a apărut depășire de gamă: se operează $(-8)+(-8)=-16$ și care s-ar fi scris corect pe 6 biți, folosind gama [-32;+31], iar ca numere fără semn a apărut transport înafara domeniului de reprezentare, numărul $8+8=16$ s-ar fi scris corect pe 5 biți, în gama [0; 31]).

Ce semnificație vrem noi să dăm numerelor din PC, doar noi știm: CPU nu are de unde să știe acest lucru. CPU reprezintă numărul în binar și atât; ce poate face ulterior cu acest număr este să interpreteze bitul c.m.s. al acestei valori ca fiind un bit ce arată semnul numărului (sau să nu îl interpreteze astfel). De exemplu, valoarea care pentru noi oamenii înseamnă -1 și se reprezintă în binar ca FFFFh, pentru CPU poate însemna la fel de bine și 65535 (adică în reprezentarea fără semn). Astfel, va trebui să acordăm o foarte mare importanță la interpretarea valorilor cu care lucrăm.

La 8086, există instrucțiuni care să sugereze modul de interpretare al valorilor de către CPU?

În interpretarea numerelor, există unele **instrucțiuni care sugerează modul de interpretare al valorilor de către CPU**: de exemplu, operația de înmulțire are 2 variante (am putea spune că este o instrucțiune duală): pentru operare numere fără semn, respectiv pentru operare numere cu semn (programatorul va sugera modul cum dorește ca CPU să considere valorile binare respective); identic și la împărțire. Totuși, cele mai multe instrucțiuni nu țin cont de această interpretare. De exemplu, adunarea: nu avem de unde ști că adunăm două numere pozitive și rezultatul intră în depășire și deci obținem (pe același număr de biți) un rezultat negativ, *decât dacă interpretăm noi (ca programatori) corect rezultatele și flagurile*.

Exemplu: $3h + 7h = Ah$ – care e un număr negativ dacă e interpretat în convenția cu semn; am adunat două nr pozitive (se vede simplu, după c.m.s. bit care este 0) și am obținut un număr negativ: 3 cu 7 și am obținut 10 (ca număr fără semn) sau -6 (ca număr cu semn), depinde cum vrem să-l interpretăm. Programatorul este cel care trebuie să gestioneze toate aceste posibile situații excepționale. Vom vedea unde sunt stocate aceste flaguri și mai ales cum le putem consulta în cadrul simulatorului, în continuare. Deocamdată, le-am urmărit la modul simplist, intuitiv, doar din prisma reprezentării cu gama numerelor.

Reamintesc aici gama numerelor:

Tabelul 2.1. Gama numerelor fără semn

Reprezentare	Nr octeți	Gama numerelor fără semn	Puterea lui 2
octet	1	0 ... 255	$0 \dots 2^8-1$
cuvânt	2	0 ... 65 535	$0 \dots 2^{16}-1$
dublucuvânt	4	0 ... 4 294 967 295	$0 \dots 2^{32}-1$
cvadruplucuvânt	8	0 ... 18 446 824 753 389 551 615	$0 \dots 2^{64}-1$

Tabelul 2.2. Gama numerelor cu semn

Reprezentare	Nr octeți	Gama numerelor cu semn	Puterea lui 2
octet	1	-128 ... +127	$-2^7 \dots +2^7-1$
cuvânt	2	-32 768 ... +32 767	$-2^{15} \dots +2^{15}-1$
dublucuvânt	4	-2 147 483 648 ... +2 147 483 647	$-2^{31} \dots +2^{31}-1$
cvadruplucuvânt	8	-9 223 412 376 694 775 808 ... +9 223 412 376 694 775 807	$-2^{63} \dots +2^{63}-1$

3. Arhitectura de bază a procesoarelor x86 pe 16 biți

În structura de bază a unui computer (sau SC) pot exista diferite componente, însă **cel puțin 3 categorii** sunt necesare pentru buna funcționare a sistemului:

- 1) una sau mai multe **unități de prelucrare** (în general, fiecare unitate implică unul sau mai multe procesoare),
- 2) **memorie** și
- 3) **periferice**.

În general, când vorbim despre microprocesor în contextul **organizării și arhitecturii sistemelor de calcul** se înțelege că acesta reprezintă **unitatea centrală de prelucrare UCP** (în engleză CPU – Central Processing Unit), sau simplu **procesor**.

3.1. Scurt istoric al familiei x86

- Primul microprocesor **4004** era pe 4 biți (apărut în 1970);
- doi ani mai târziu i-a urmat **8008** și apoi **8080** care erau procesoare pe 8 biți;
- **8086** a apărut în 1978 și apoi i-a urmat **80286** (procesoare pe 16 biți). Un caz special este procesorul **8088**, cu aceeași structură ca 8086, dar care comunică în exterior printr-o magistrală de 8 biți și nu de 16 biți ca 8086, proiectat astfel din economie. Îmbunătățirile aduse de la un procesor la altul de-a lungul timpului s-au bazat pe tendința de a obține o putere de calcul mai mare prin **creșterea numărului de biți prelucrați** la momentul curent.
- în următoarea etapă s-a trecut la prelucrări pe 32 biți (începând cu **80386** și continuând apoi cu **80486**, apoi seria **Pentium I, II, etc**)
- mai recent, au apărut cele pe 64 biți (de la **Core 2** spre **Core i3, i5, i7**).

Figura 3.7 prezintă evoluția familiei x86 mai detaliat. Totodată, s-au realizat în permanență inovații în cadrul arhitecturii interne, toate acestea ducând la o creștere a vitezei de prelucrare. Pentru a studia arhitectura unei generații de procesoare, abordarea cea mai des utilizată este de a porni de la studiul unui procesor considerat "de referință", iar în acest caz acesta este procesorul 8086.

Când scriem programe (indiferent ca folosim HLL sau LLL²) acestea cuprind *secvențe de instrucțiuni* necesare îndeplinirii unei anumite sarcini. Aceste *instrucțiuni* sunt apoi “traduse” în *secvențe echivalente de instrucțiuni* în limbaj mașină (de către asamblor) pe care procesorul le înțelege; ulterior, S.O. încarcă programul în memoria principală (cu ajutorul unui program încărcător, numit loader), îi indică procesorului locația respectivă și “îl ghidează” spre execuția lui.

3.2. Codificarea/ decodificarea instrucțiunilor

Codificarea instrucțiunilor trebuie realizată pentru că toate instrucțiunile (scrise în cadrul unui program) trebuie transformate (de către asamblor) în cod mașină și depuse în memorie, ca de acolo CPU să le poată lua și executa; astfel, orice instrucțiune (indiferent că e scrisă în LLL sau HLL) se va transforma în șiruri de 0 și 1 grupate în octeți. Acești octeți sunt depuși în memorie (tot programul va «suferi» aceleași modificări) și deci va ajunge undeva în memorie (în Figura 3.2 aceasta e sugerată ca începând de la adresa X). Procesul de transformare în acest sens se numește codificare a instrucțiunilor, iar cel invers poartă numele de decodificare a instrucțiunilor.




Figura 3.2. Codificarea și decodificarea instrucțiunilor

Ciclii mașină și tații

Fiecare instrucțiune (de exemplu, *mov ax,bx;*) implică mai multe operații interne (“ciclii mașină”) ce trebuie executate de UCP, toate realizându-se sincronizat cu ceasul intern al UCP. O instrucțiune conține în general mai mulți ciclii mașină (de la 3 în sus), iar fiecare ciclu mașină durează în general mai mulți tații (“stări”).

De exemplu, operația denumită **fetch** se regăsește la toate instrucțiunile, la începutul execuției; această operație de fetch **extrage sau aduce înspre CPU instrucțiunea din memorie** (așa cum este ea, sub formă codificată, în memorie); aceasta se aduce din memorie sau de la port, folosind operație de RD memorie sau RD port, etc.

În general se spune că orice instrucțiune este de fapt o combinație de ciclii mașină și începe cu un ciclu de tip FETCH - pentru a se extrage din memorie sau de la port, deci pentru a aduce înspre CPU codul instrucțiunii. E nevoie de această operație de fetch pentru ca UCP să știe ce operație are de realizat.

Performanța execuției unei instrucțiuni este, în general, specificată în *ciclii de ceas* (în loc de a fi exprimată în secunde).

Când se menționează simplu termenul “ceas” se face referire la ceasul sistem (ceasul folosit de UCP). Totuși, există anumite busuri care dețin și ele propriul ceas – și referirea la acestea se va face precizând acest aspect (în general acestea au durată mai mare decât durata ceasului UCP, ducând la ușoare întârzieri, dar care nu afectează major performanța sistemului).

3.3. Arhitectura software a microprocesorului 8086

Procesorul are o parte hardware și una software. D.p.d.v. hardware ne referim la informația despre construcția fizică a acestuia; de exemplu, că numărul de tranzistoare al procesorului 8086 este de 29000 și că a fost fabricat în tehnologie de 3 μm. Termenul „arhitectură software” se referă la componentele arhitecturale care fac posibilă execuția instrucțiunilor pe care le suportă (deci pe care le știe executa) acel procesor.

Deci dacă vrem să dăm instrucțiuni procesorului, cea mai des utilizată abordare este să scriem acele instrucțiuni în **programe în limbaj de asamblare**, să le asamblăm și să le depunem în memorie sub formă de fișier **.com** sau **.exe** (deci fișiere executabile); de acolo, CPU le va prelua și apoi le va executa, instrucțiune cu instrucțiune. Care este setul de instrucțiuni suportat de procesorul 8086 și care dintre acestea au fost implementate în cadrul simulatorului, se va prezenta în secțiunile următoare.

² se referă la High și Low Level Languages, adică limbaje de programare de nivel ridicat, respectiv scăzut

3.3.1. Ce înseamnă procesor pe 16 biți

Faptul că **I8086 este un procesor pe 16 biți** înseamnă că **registrii săi interni sunt de dimensiune 16 biți**; cu alte cuvinte, ei pot stoca un număr care să se scrie pe maxim 16 biți, adică:

valori în gama [0; 65535] dacă se consideră numere *fără semn*, respectiv

valori în gama [-32768; +32767] dacă sunt considerate numere *cu semn*.

Registrul se definește ca o structură internă de bază a CPU, necesară în efectuarea operațiilor. UCP 8086 are mai mulți regiștri interni de 16 biți care pot fi folosiți.

Exemplu:

instrucțiunea: *mov AX, 2*; va încărca în registrul AX (care are dimensiunea de 16 biți), valoarea 0002h. Unii dintre acești regiștri pot fi folosiți și ca regiștri de 8 biți, ca parte HIGH (deci AH) sau parte LOW (deci AL); astfel:

instrucțiunea *mov AL, 2*; va încărca în AL (fiind registru de 8 biți) valoarea 02h.

Mai multe detalii despre lucrul cu regiștri procesorului se vor specifica în secțiunile următoare.

3.3.2. Schema bloc internă

Începând cu microprocesoarele pe 16 biți (8086, 80286), unitatea de prelucrare nu mai urmează strict schema descrisă de arhitectura von Neumann (extrage o instrucțiune, o decodifică, o execută ș.a.m.d). Ca element nou, s-a divizat unitatea de prelucrare în alte două unități (Figura 3.4) care să poată lucra în paralel:

- Unitatea de execuție (Execution Unit - EU)
- Unitatea de interfață cu magistrala (Bus Interface Unit - BIU)




Figura 3.4. Cele două componente principale ale procesorului

Figura 3.4 prezintă detaliat structura internă a celor 2 unități în cadrul schemei bloc interne a procesorului 8086.




Figura 3.5 Schema bloc internă a microprocesorului I8086

Pipeline cu EU și BIU : **ALU** (Arithmetic and Logic Unit în engleză sau UAL în română) și **UC** (în engleză Command Unit) prezentate în Figura 3.3 – se regăsesc în cadrul EU în Figura 3.5 cu **albastru** și **verde**. Cele două unități EU și BIU sunt legate între ele cu o conductă (*pipeline*) prin care sunt transferate instrucțiunile extrase (din program) de către BIU spre EU; unitatea de execuție EU are doar rolul de a executa instrucțiunile extrase de BIU, neavând nici o legătură cu magistrala sistemului. În timp ce EU își îndeplinește sarcina de a executa instrucțiuni, BIU extrage noi instrucțiuni pe care le organizează într-o coadă de așteptare (*queue*). BIU pregătește execuția fiecărei instrucțiuni astfel: extrage o instrucțiune din memorie, o depune în coada de instrucțiuni și calculează adresa din memorie a unui eventual operand. La terminarea execuției unei instrucțiuni, EU are deja la dispoziție o nouă instrucțiune din coada de așteptare construită de BIU. Cele două unități, EU și BIU, lucrează astfel în paralel, existând momente de sincronizare și așteptare între ele, funcționarea paralelă a celor două unități fiind transparentă utilizatorului. Această arhitectură se mai numește și arhitectură cu *prelucrare secvențial – paralelă* de tip **pipeline cu 2 etaje**.

Unitatea de execuție EU conține o unitate aritmetică și logică (ALU) și Unitatea de Comandă sau Control (UC) a EU de 16 biți (ambele prezentate anterior în Figura 3.3), registrul indicatorilor de stare (FLAGS), registrul operatorilor (TEMPORARI) și REGIȘTRII GENERALI (de date și adresare), așa cum se poate urmări în Figura 3.4.

Unitatea de interfață BIU conține indicatorul de instrucțiuni IP (Instruction Pointer), REGIȘTRII SEGMENT (CS, DS, SS, ES), un bloc de CONTROL ȘI INTERFAȚARE al magistralei, un bloc SUMATOR de generare a adresei pe 20 biți și o memorie organizată sub forma unei COZI, în care sunt depuse instrucțiunile extrase (Instruction Queue, de 6 locații-octeți). Singurele momente în care coada trebuie reinițializată, și deci EU trebuie să aștepte efectiv citirea unei instrucțiuni (BIU nu prea ajută EU în astfel de momente), sunt cele care urmează după execuția unei instrucțiuni de salt.




Figura 3.6 Interfațarea cu exteriorul prin periferice de intrare și ieșire

Magistralele sunt seturi de fire sau linii folosite pentru transportul semnalelor.

Un SC pe 16 biți are uzual regiștri pe 16 biți și 16 fire/ linii paralele într-un bus (magistrală). Uzual, **bus-ul de date (BD)** se folosește pt transportul datelor între CPU, RAM și porturile I/O (unde se conectează dispozitivele periferice), **bus-ul de adrese (BA)** se folosește pt a specifica ce adresă RAM sau port I/O va fi folosit, iar **bus-ul de control (BC)** are la dispoziție mai multe linii, dintre care: una pt a determina dacă se accesează RAM sau porturi I/O (semnalul IO); are de asemenea o linie pt a determina dacă datele sunt scrise sau citite, considerând că **CPU citește date** când acestea intră în CPU și că **CPU scrie date** când acestea ies din CPU către RAM sau porturi.

Procesorul 8086 are o magistrală de 20 biți, așa cum se poate observa în Figura 3.5, din care cei mai puțin semnificativi 16 biți **AD₀₋₁₅ sunt partajați** – termenul folosit este „multiplexați în timp”, adică sunt folosiți în comun, dar nu în același timp, de către **busul de date și cel de adresă**.

Deoarece sunt 16 biți care circulă pe BD, operațiile se pot realiza doar la nivel de 16 biți; faptul că sunt 20 biți pt adresă oferă posibilitatea ca **dimensiunea memoriei (la adresare) să fie de 1MB**

(1 Mega Octet – adică 10^6 octeți sau mai bine, echivalent în puteri binare cu 2^{20}).

Termenul corect ar fi fost MebiB și nu MegaB, întrucât diferența între 10^6 și 2^{20} nu este neglijabilă (48.576 octeți).

3.3.3. Setul de regiștri

Procesoarele din familia 80x86 au **3 categorii** principale de regiștri:

I. **regiștri de UZ GENERAL** (care pot fi de date, pointer sau index)

- regiștrii de date în general sunt identificați prin litera X de la sfârșit, regiștrii pointer - litera P, și regiștrii index - litera I, toți aceștia fiind numiți și GPR (General Purpose Registers în engleză);

II. **regiștri SEGMENT** (identificabili ușor prin litera S);

III. **regiștri SPECIALI**: cuprinde regiștrul pointer la instrucțiune (IP) și regiștrul indicatorilor de condiții (PSW).

Setul de regiștri al fiecărui procesor este de fapt un *superset* al procesoarelor apărute anterior; de exemplu, procesorul 386 are în componență toți regiștrii pe care îi avea 8086 la momentul respectiv și în plus, mai are și acei regiștri specifici lui.

Tabelul 3.1. Regiștrii procesorului 8086

Registru	Nr biți	Nume Registru	Apărut de la
Regiștri de uz general (GPR)			
Date	8	AL,BL,CL,DL,AH,BH,CH,DH	8086↑
	16	AX,BX,CX,DX	8086↑
Pointer	16	SP,BP	8086↑
Index	16	SI,DI	8086↑
Regiștri segment			
Segment	16	CS,DS,SS,ES	8086↑
Regiștri speciali			
Pointer la instrucțiune	16	IP	8086↑
Indicatori de condiții	16	Flags	8086↑

I. Cei **8 regiștri de uz general (AX, BX, CX, DX, SI, DI, BP, SP)**: mărimea lor fiind de 16 biți, ei pot păstra numere fără semn în domeniul 0...65535 sau numere cu semn în domeniul -32768...+32767.

Deoarece accesul la regiștri este mai rapid (decât la locațiile de memorie), aceștia se folosesc mai intens ca locații temporare; reamintesc aici că instrucțiunile care folosesc regiștri se execută mai rapid, lungimea lor este mai mică.

Regiștrii **AL, BL, CL, DL** și **AH, BH, CH, DH** sunt părțile low și respectiv high ale regiștrilor corespunzători pe 16 biți și pot fi accesați chiar și așa, doar pe 8 biți.

Regiștrii **DI** și **SI** sunt regiștri index (Destination Index și Source Index) destinați lucrului cu șiruri de octeți sau cuvinte. Aceștia nu pot fi accesați decât pe 16 biți.

Regiștrii **SP** și **BP** sunt regiștri destinați lucrului cu stiva și la fel, pot fi accesați doar ca 16 biți deodată. Stiva se definește ca o zonă de memorie (LIFO—Last în First Out) în care pot fi depuse valori, extragerea lor ulterioară realizându-se în ordine inversă depunerii. Registrul **SP** (Stack Pointer) poartă spre ultimul element introdus în stivă, iar **BP** (Base Pointer) către baza stivei.

Noțiunea de stivă poate fi explicată prin analogie cu un sac de haine în care se depun cămăși frumos împăturate. După ce depunem mai multe astfel de cămăși, **BP** va fi pointer la prima cămașă depusă în sac, iar **SP** va fi pointer la ultima. Nu e permis să stricăm ordinea din sac, astfel că toate articolele vor fi extrase din sac doar în ordine inversă depunerii lor (luăm de deasupra).

II. Procesorul 8086 conține **4 regiștri segment** pe 16 biți (**CS, DS, ES** și **SS**) ce se folosesc pentru a selecta blocuri (numite segmente) din memorie. Arhitectura 18086 permite deci existența a patru tipuri de segmente: segment de cod, segment de date, segment de stivă și segment de date suplimentar / extrasegment.

Regiștrii **CS, DS, SS** și **ES** din BIU rețin adresele de început ale segmentelor active, corespunzătoare fiecărui tip de segment. Registrul **IP** conține offsetul instrucțiunii curente în cadrul segmentului de cod (**CS**) curent, el fiind manipulat exclusiv de către BIU. Astfel, programatorul nu poate și nici nu trebuie să modifice conținutul lui **IP**.

III. **Regiștrii cu scop special** sunt **IP** și **PSW**.

Registrul **IP** conține adresa instrucțiunii curente care se execută și se mai numește și **PC** (Program Counter). După ce s-a executat instrucțiunea curentă, **IP** este incremen-tat *automat* pentru a pointa spre *instrucțiunea următoare*. Instrucțiunile de salt modifică valoarea acestui registru astfel încât execuția programului se mută la o nouă poziție (care nu se cunoaște în general decât atunci când se ajunge în situația de a realiza saltul; în plus, nu se poate prezice dinainte dacă se execută sau nu saltul respectiv).

Tabelul 3.2. Adrese specifice în 8086

Adresa logică	Segment	Offset Implicit	Semnificație
CS:IP	CS	IP	Adresa instrucțiunii curente
SS:SP	SS	SP	Adresa ultimului element introdus în stivă
SS:BP	SS	BP	Adresa primului element introdus în stivă
DS:offset	DS	BX sau nimic, DI sau SI, (+deplasament)	Adresa datei

Registrul **PSW** (Program Status Word) conține 9 flaguri (1 bit fiecare flag) ce raportează starea **CPU** la momentul curent, deci după execuția fiecărei instrucțiuni.




Figura 3.7 Conținutul registrului PSW (Flags)

Acești regiștri cu scop special nu pot fi accesați direct, ei fiind modificați automat de către **CPU** pe durata execuției instrucțiunii.

PSW sau **Flags** conține indicatori de condiție (bistabili) a căror stare se modifică în urma execuției unor instrucțiuni; totuși, nu toate instrucțiunile afectează aceste flaguri, unele putând chiar altera valoarea lor în mod nespecific.

Indicatorii „de stare” și „de control”

Indicatorii „de stare” arată starea/ situația în care a ajuns **UCP** în urma execuției unei instrucțiuni; așa cum rezultă și din **Figura 3.7** aceștia sunt implementați în **Flags** pe pozițiile 0,2,4,6,7 și 11 ca fiind **C, P, A, Z, S, O** și sunt detaliați în continuare:

CF (Carry Flag) este flagul care arată un posibil transport: acesta are valoarea 1 în cazul în care în cadrul ultimei operații efectuate a apărut un transport (carry) sau un împrumut (borrow) în/ din afara domeniului de reprezentare al rezultatului și valoarea 0 în caz contrar; **PF (Parity Flag)** are valoarea astfel încât împreună cu numărul de biți de 1 din reprezentarea rezultatului, să existe un număr impar de cifre 1. Altfel spus, flagul se setează dacă numărul de biți de 1 ai rezultatului este un număr par;

AF (Auxiliary Flag) indică valoarea transportului (carry/ borrow) de la bitul b3 la bitul b4 al rezultatului obținut în urma calculelor - folosit în special la cifrele BCD;

ZF (Zero Flag) are valoarea 1 dacă rezultatul ultimei operații este egal cu zero și valoarea 0 dacă s-a obținut un rezultat diferit de zero; menționat în secțiunea 2.2.6;

SF (Sign Flag) are valoarea 1 dacă rezultatul ultimei operații este un număr strict negativ și valoarea 0 în caz contrar; adică va copia bitul MSb al rezultatului.

OF (Overflow Flag) indică depășire de gamă: dacă rezultatul ultimei instrucțiuni nu a încăput în gama alocată pentru stocarea numărului în cazul operanzilor considerați numere cu semn (dacă s-a modificat semnul rezultatului), atunci acest flag va avea valoarea 1; altfel, va avea valoarea 0 (apare în secțiunea 2.2.6). Pentru a determina valoarea flagului Overflow, se poate scrie o formulă pe baza flagului Carry și a unui posibil transport între bitul MSb-1 și bitul MSb; în general se folosește relația:

$$O=C \oplus \text{transport}_{\text{MSb-1, MSb}}$$

Indicatorii „de control” se folosesc pt a controla modul de acțiune al procesorului. Aceștia se regăsesc în registrul **Flags** pe biții 8,9,10, așa cum reiese din Figura 3.6:

T – Trap – flag pentru depanare; dacă are valoarea 1, atunci procesorul se oprește după fiecare instrucțiune, permițând execuția pas cu pas (la depanare);

I – Interrupt – flag de întrerupere ce controlează răspunsul CPU la cereri de întreruperi mascabile: permite (dacă IF=1) sau invalidează (dacă IF=0) acceptarea întreruperilor externe mascabile care apar pe o intrare specială (pe pinul INT) a procesorului; acest flag nu afectează întreruperile interne sau pe cele externe nemascabile;

D - Direction – flag folosit la lucrul cu șiruri pentru a indica direcția de parcurgere de-a lungul șirului, (sau direcția de deplasare la adresarea pe șiruri)

D=0 pentru adrese crescătoare,

D=1 pentru adrese descrescătoare.

Trap și Interrupt se mai numesc și flaguri *de sistem*.

Începând cu 80286, au fost implementați și indicatorii de sistem de pe biții 12, 13 (IOPL) și 14 (NT), iar începând de la procesoarele 80386, registrul indicatorilor de condiții a fost extins la 32 biți (și se numește EFLAGS).

Exemple: după modelul exercițiilor prezentate anterior, analizați următoarele operații și efectul lor; realizați calculele în binar după modelul prezentat:

Model: operațiile se consideră pe 8 biți; calculul 02h+02h=04h, în binar se scrie:

0000 0010b +

0000 0010b

0000 0100b, unde biții se adună poziție cu poziție, iar prin însumarea 1+1 a rezultat un bit de 0 și o unitate (ca bază) s-a transportat mai departe, înspre stânga, exact ca la algoritmul aplicat în clasele primare când adunam în zecimal și transportam un 1 (adică o unitate, și se spunea „1 ducem mai departe”). Similar se procedează și în cazul scăderii în binar, doar că în acest caz se va realiza un împrumut de la cifra dinspre stânga înspre cea din dreapta („aducem un 1”, adică o unitate care va fi 2 aici).

a) 02h+02h=04h -> C=0, Z=0, S=0, O=0

b) 03h+7Ch=7Fh -> C=0, Z=0, S=0, O=0

c) 04h+7Ch=80h -> C=0, Z=0, S=1, O=1

unde $O=C \oplus \text{transport}_{\text{MSb-1, MSb}}=0+1=1$

d) 80h+80h=00h -> C=1, Z=1, S=0, O=1

unde $O=C \oplus \text{transport}_{\text{MSb-1, MSb}}=1+0=1$

Pentru numerele reprezentate în convenția fără semn, indicatorul Carry joacă un rol foarte important în cadrul operațiilor aritmetice; acesta este folosit ca Borrow flag la operații de scădere. De exemplu, când se vor compara doi operanzi folosind instrucțiunea **cmp opStânga, opDreapta** se realizează de fapt o scădere a celor doi operanzi și se analizează rezultatul obținut:

dacă opStânga – opDreapta = 0, atunci se setează ZF=1 și CF este lăsat pe 0, CF=0.

dacă opStânga – opDreapta > 0 atunci ZF=0 și CF=0, iar

dacă opStânga – opDreapta < 0, atunci ZF=0 și CF=1 (a fost împrumut - borrow).

Pentru numerele reprezentate în convenția cu semn, indicatorii Carry și Overflow au un rol important; de asemenea, SF va interveni pentru a arăta semnul rezultatului. Ca în analiza precedentă,

dacă opStânga – opDreapta = 0, atunci ZF=1 și CF este lăsat pe 0;

dacă opStânga – opDreapta > 0 atunci ZF=0, CF=0, iar OF=SF;

dacă opStânga – opDreapta < 0, atunci ZF=0, CF=1 și OF=not SF.

De analizat: (exerciții rezolvate)

Ex1. Să se determine rezultatul următoarelor secvențe de instrucțiuni:

```
mov AL, 10          mov AL, -10
mov BL, 20          mov BL, -20
add AL, BL          add AL, BL
```

Răspuns: **Instrucțiunea ADD** adună doi operanzi, rezultatul fiind apoi plasat în primul operand. În acest caz, va trebui să fim atenți la dimensiunea operanzilor și la valorile acestora, pentru a nu rezulta depășiri de capacitate. Adunarea a două valori pe octet generează un rezultat corect în exemplele de mai jos:

a) valori pozitive

```
mov AL, 10 ; AL=10d=0Ah
mov BL, 20 ; BL=20d=14h
add AL, BL ; AL=30d=1Eh
```

Valoarea flagurilor:

CF=0, ZF=0, SF=0, OF=0, AF=0, PF=1

b) valori negative

```
mov AL, -10 ; AL=-10d=F6h
mov BL, -20 ; BL=-20d=ECh
add AL, BL ; AL=-30d=E2h
```

Valoarea flagurilor:

CF=1, ZF=0, SF=1, OF=0, AF=1, PF=0

Ex2. Să se determine rezultatul următoarelor secvențe de instrucțiuni:

ca numere fără semn:

```
mov AL, 120
mov BL, 100
add AL, BL
```

ca nr. cu semn:

```
mov AL, 120
mov BL, 100
add AL, BL
```

ca nr. cu semn:

```
mov AL, -120
mov BL, -100
add AL, BL
```

Răspuns: În exemplele date, adunarea va fi corectă dacă vom considera numerele fără semn (rezultatul va încăpea în registrul de 8 biți), dar va genera o depășire de capacitate dacă vom considera numerele cu semn, deci în acest caz rezultatul nu va fi unul corect:

a) numere fără semn

```
mov AL, 120 ; AL=120d=78h
mov BL, 100 ; BL=100d=64h
add AL, BL ; AL=220d=DCh
```

Valoarea flagurilor:

CF=0, ZF=0, SF=1, OF=1, AF=0, PF=0

Obs:

La interpretarea numerelor **fără semn**,

în caz că apare **CF=1**:

CF va trebui interpretat ca

al n+1 -lea bit al rezultatului

(pt ca rezultatul să fie corect)

La interpretarea numerelor **cu semn**,

în caz că apare **OF=1**:

CF va trebui interpretat ca

al n+1 -lea bit al rezultatului

(pt ca rezultatul să fie corect)

b) nr. cu semn, valori pozitive

```
mov AL, 120 ; AL=120d=78h
mov BL, 100 ; BL=100d=64h
add AL, BL ; AL=DCh=-36d
```

<rezultat incorect> dar citit ca **0DCh** va fi corect, unde **0=CF**

Valoarea flagurilor:

CF=0, ZF=0, SF=1, OF=1, AF=0, PF=0

c) nr. cu semn, valori negative

```
mov AL, -120 ; AL=-120d=88h
mov BL, -100 ; BL=-100d=9Ch
add AL, BL ; AL=36d=24h
```

<rezultat incorect>, dar citit ca **124h** va fi corect, unde **1=CF**

Valoarea flagurilor:

CF=1, ZF=0, SF=0, OF=1, AF=1, PF=1

4. Organizarea și adresarea memoriei

Datorită dimensiunii de 16 biți a regiștrilor interni ai UCP, nu se poate manevra informație (indiferent că vorbim de date sau adrese) mai mare de 16 biți în mod direct, decât dacă se apelează la diverse artificii. Astfel, fiecare aplicație (program aflat în memorie) are la dispoziție un spațiu maxim de 64KB pentru codul instrucțiunilor (segmentul de cod), 64 KB pentru stivă (segment de stivă) și 128 KB pentru date (segmentul de date și extra segmentul). Unele aplicații pot însă gestiona un spațiu de memorie mult mai mare, manevrând segmentele după propriile necesități.

Împărțirea memoriei în segmente de 64KB provine din faptul că microprocesoarele pe 8 biți anterioare gestionau un spațiu de numai 64KB. Proiectanții de la Intel au căutat ca și noile microprocesoare de la vremea aceea (cele pe 16 biți) să poată executa programe scrise pentru microprocesoarele anterioare, dorind astfel să asigure compatibilitatea oricărui procesor nou cu modelul anterior ("backward compatibility"); astfel, s-a ajuns la adoptarea acestei soluții a segmentării logice a memoriei.

Calculatorul de referință al IBM a fost lansat pe piață în anul 1981 (calculatorul personal IBM-PC/XT) având o versiune de I8086 mai ieftină și memorie de 1 MB. IBM Personal Computer, prescurtat IBM PC, a fost primul calculator personal care a fost produs, acesta fiind versiunea originală și precursora a tuturor platformelor compatibile PC din prezent; toate variantele de calculatoare care au apărut ulterior au păstrat din considerente de compatibilitate împărțirea memoriei ca la IBM-PC/XT.

4.1. Moduri de adresare a memoriei

Data fiind dimensiunea memoriei de 1 Moctet la I8086, o adresă trebuie să se reprezinte pe 20 de biți ($2^{20}=1\text{Moctet}$), dar capacitatea regiștrilor și a cuvintelor este de 16 biți. Pentru rezolvarea situației de a nu putea accesa mai mult de $2^{16}=64\text{Kocteți}$ o dată, a apărut conceptul de **segment de memorie**, respectiv **adresarea segmentată**. Acest mod de gestionare a memoriei este unul simplu, constă în utilizarea regiștrilor de segment și a primit ulterior numele de **adresare în mod real**.

Începând cu procesorul 80286, a fost implementat un nou mod de adresare, și anume **modul protejat**, iar odată cu apariția 80386 au mai apărut încă două moduri de adresare: **modul paginat** și **modul virtual 8086**, toate acestea fiind introduse pentru a permite adresarea de către IBM PC a mai mult de 1 MB de memorie. Ulterior, de la procesoarele pe 64 biți a apărut și **modul long**, cu 2 submoduri: **submodul pe 64 biți** și **submodul compatibilitate**.

4.2. Adresarea memoriei la 8086. Adresarea segmentată

Revenind la modul de adresare al procesoarelor 8086, prin definiție, **adresa unei locații de memorie** este numărul de ordine între începutul memoriei RAM (având dimensiunea de 1MB în cazul sistemelor cu 8086) și locația respectivă.

Pentru a adresa toate locațiile de memorie de până la 1 Moctet, adresele trebuie scrise pe 20 biți, deci cu 5 cifre hexazecimale, și nu pe doar 16 biți cât este capacitatea regiștrilor și a cuvintelor la I8086. Această valoare pe 20 biți se numește **adresă fizică** și identifică în mod unic fiecare locație din spațiul de adresare de 1 MB. Adresa fizică (scrisă deci pe 20 biți) se găsește în domeniul $00000_h\text{--}FFFFFF_h$ și se mai numește adresă absolută. Pentru a nu depinde de locul unde se află codul în memorie, se folosesc așa-numitele adrese logice, diferite de cele fizice. **Adresa logică** este scrisă tot cu 20 biți, dar de fapt aceasta se constituie dintr-o valoare de segment și o valoare de offset; aceasta se scrie ca o combinație de două valori pe 16 biți:

- una pentru a stabili începutul segmentului (reținută într-un registru segment) și
- una numită offset (deplasament) pentru a reține locațiile de memorie din interiorul aceluia segment, așa cum sugerează Figura 3.9.

Segmentul de memorie reprezintă astfel o succesiune continuă de octeți care începe la o adresă multiplu de 16 (numită paragraf) și are lungimea multiplu de 16 octeți (maximum 64 Kocteți). Pentru orice locație de memorie, valoarea de bază a segmentului este adresa primului octet al segmentului care conține locația respectivă. Deoarece adresa de început a fiecărui segment este multiplu de 16, cei mai puțin semnificativi 4 biți ai acestei adrese sunt zero (deci ultima cifră hexazecimală este 0).

Offset-ul/ deplasamentul reprezintă **adresa unei locații față de (sau raportat la) începutul segmentului**, sau altfel spus, **offsetul din interiorul aceluia segment**; este totodată distanța în octeți de la începutul segmentului până la locația respectivă.

Adresa de bază și deplasamentul sunt valori pe 16 biți fără semn, așa cum se poate deduce din Figura 3.10.




Figura 3.10 Ilustrarea noțiunilor de segment și offset în cadrul memoriei la 8086

Adresa logică este o pereche de numere pe câte 16 biți fiecare, unul reprezentând adresa de început a segmentului (dată de RS - registrul segment), iar celălalt reprezentând offsetul în cadrul segmentului; se folosește scrierea:

$$\text{Adresa Logică} = \text{RS:offset} \quad (1)$$

Adresa fizică reprezintă locația sau zona de memorie fizică, este pe 20 de biți și se obține din configurația de 16 biți care localizează începutul segmentului înmulțită cu 16 (prin deplasare spre stânga cu 4 poziții binare, adică o cifră hexa) la care se adună valoarea offsetului așa cum se poate urmări în Figura 3.11.

Reveniți la Figura 3.5 și localizați pe schemă acest bloc de calcul al adresei, în partea dreaptă sus, în blocul BIU.

Calculul din relația (2) este efectuat de unitatea de adresare din BIU: aceasta generează întotdeauna o adresă fizică dintr-o adresă logică, după mecanismul prezentat detaliat în Figura 3.10 și care implementează regula:

$$\text{Adresa Fizică}_{20\text{biți}} = 16 \cdot \text{RS}_{16\text{biți}} + \text{offset}_{16\text{biți}} \quad (2)$$

Calculul adresei fizice se realizează prin deplasarea bazei segmentului (conținută într-un registru segment) cu 4 poziții spre stânga (ceea ce echivalează cu o înmulțire cu 16 sau 10h) și adunarea valorii deplasamentului.




Figura 3.11. Calculul adresei fizice de către BIU

Exemplu: Dacă CS este 2104h și IP este 2000h, atunci:

- adresa logică se va scrie 2104h:2000h, unde registrul segment conține valoarea 2104h și offsetul este 2000h;
- adresa fizică se va scrie 23040h, obținută prin însumarea: 21040h+2000h.

Mai multe adrese logice pot corespunde aceleiași locații fizice dacă se află în segmente diferite, ceea ce poate crea anumite probleme de inconsistență a datelor. Altfel spus, o locație fizică poate să aparțină unuia sau mai multor segmente, deoarece mai multe adrese logice (folosind segmente diferite) pot conduce înspre aceeași adresă fizică.

Exemplu:

Adresa logică (hexa)	Adresa fizică (hexa)
2000:3040	23040
2104:2000	23040
2200:1040	23040
2302:0020	23040

Reamintesc aici că segmentele curente oferă un spațiu de lucru de 64 Kocteți de cod, 64 Kocteți de stivă și 128 Kocteți de date. Segmentele pot fi adiacente, disjuncte, parțial suprapuse sau suprapuse complet.

4.3. Moduri de adresare

Modul cum ne referim la datele cu care lucrăm desemnează așa numitele *moduri de adresare*. Această adresare se poate referi la operanzi stocați în memorie, la operanzi stocați în regiștri sau care provin în interiorul sau exteriorul sistemului prin intermediul porturilor. În principal, modurile de adresare sunt împărțite în 2 mari direcții: adresare directă și adresare indirectă, așa cum se prezintă în Fig. 3.12.

ADRESARE DIRECTĂ:
 - se specifică în mod direct registrul, valoarea imediată sau zona din memorie

```

mov AX, BX           ; cu registrul
mov AX, 1234h        ; cu o constanta (valoare imediată)
mov AX, zonaMem      ; cu memoria,
                     unde zonaMem a fost definită cu directiva dw
    
```

ADRESARE INDIRECTĂ: Adresa = RS : offset [BX/-]>=>RS=DS [BP]>=>RS=SS
 - se folosesc regiștrii pentru a indica adrese din memorie

- iar offset poate fi format din 3 categorii: deplasament + [BX] + [SI] + [BP] + [DI]

```

mov AX, [BX]         ; bazată fara deplasament
mov AX, [SI]         ; indexată fara deplasament
mov AX, [BX][SI]     ; bazată-indexată fara deplasament
mov AX, [BX][SI][3]  ; bazată-indexată cu deplasament
    
```

Figura 3.12. Principalele moduri de adresare la 8086

Instrucțiunile care au doi sau mai mulți operanzi operează întotdeauna de la dreapta spre stânga. Astfel, operandul din dreapta se numește operand sursă (specifică datele care vor fi folosite, dar nu și modificate), iar operandul din stânga se numește operand destinație (specifică datele care vor fi folosite și modificate de către o anumită instrucțiune). Datele imediate (constantele) nu sunt admise ca operand destinație.

Exemplu: *mov opStanga, opDreapta*; în acest caz din operandul din dreapta (numit sursă) se va copia informația în operandul din stânga, numit destinație; instrucțiunea **mov** provine prin prescurtarea (sub formă de mnemonică) de la *move* (a muta).

Exemplu: *mov 2, AX* – este ilegală, întrucât 2 este o constantă; nu putem muta într-o constantă (nu e localizată nici în vreun registru, nici în memorie) o cantitate de 16 biți.

În cadrul unei instrucțiuni există mai multe **moduri de a calcula adresa efectivă** sau offsetul unui operand pe care aceasta îl solicită; astfel, se poate vorbi de mai multe **tipuri de operanzi**. Operanzii pot fi 1) imediați sau pot fi conținuți 2) în regiștrii, 3) în porturile de intrare/ ieșire sau 4) în memorie.

4.3.1. Adresarea imediată, cu regiștrii și cu porturile

Regiștri folosiți și modul de adresare (memorie sau registru) sunt codificați în interiorul instrucțiunii. În practică există următoarele tipuri de adresare:

Adresare directă

1d. **Cu operand imediat** - atunci când operandul (numit și *imediat* sau *constantă*) este specificat chiar în instrucțiune.

mov AX, 1234h ; unde 1234h este *operand imediat*

2d. **Cu operand registru** – în instrucțiune participă valoarea stocată în registru.

mov BX, 5

mov AX, BX ; atât operandul sursă cât și cel destinație sunt regiștri – *operand registru* se referă la valoarea 5 stocată în registrul BX;

3d. **Cu operand de tip adresă port** (pentru adrese pe 8 biți, în gama 0..255)

Operandul se află în portul de la adresa specificată în instrucțiune după codul operației.

in AX, 10h ; *operandul sursă este portul de intrare* aflat la adresa numerică 10h

out PORT1, AL ; *operandul destinație este portul de ieșire* aflat la adresa PORT1

Adresare indirectă

1i. **Adresare indirectă** prin valoare imediată

mov DOI, AX ; operandul destinație este o constantă simbolică DOI de tip imediat

2i. **Adresare indirectă** prin regiștri - offsetul este furnizat de unul dintre regiștrii BP, BX, SI sau DI, sau o constantă numită deplasament; registrul segment implicit este DS sau SS, în funcție de regula de la adresarea indirectă cu memoria.

mov AL, [BX] ; registrul segment este DS, iar offsetul este specificat de conținutul reg. BX. Mai multe detalii se vor preciza în secțiunea următoare la adresarea cu memoria.

3i. **Adresarea indirectă a porturilor prin registrul DX**

Operandul se află în portul de la adresa specificată în registrul DX.

out DX, AL ; operandul destinație este portul de ieșire a cărui adresă se află în DX

Observație: spațiul de adrese al porturilor este 0...FFFFh (64kocteți).

4.3.2. Adresarea operanzilor din memorie

Datele din memorie care formează operanzii instrucțiunilor pot fi adresate în mai multe moduri. Operațiile care implică date numai din regiștri sunt cele mai rapide, nefiind nevoie de utilizarea magistralei pentru acces la memorie (acces cu consum mai mare de resurse fizice și de timp). Regiștrii folosiți și modul de adresare (memorie sau registru) sunt codificați în interiorul instrucțiunii. În practică există mai multe tipuri de adresare, așa cum am văzut anterior, dar în cele ce urmează ne vom referi doar la cele care folosesc memoria:

Adresarea cu memoria: dacă operandul se află undeva în memorie, va fi necesar transferul pe bus: operanzii din memorie sunt accesați mai lent, deoarece mai întâi se calculează adresa efectivă (de către BIU) a operandului, apoi se calculează adresa fizică a acestuia și în final se transferă datele.

a) Operandul cu adresare directă la memorie – operandul cu adresare directă este o constantă sau un simbol care reprezintă adresa unei instrucțiuni sau a unor date. Deplasamentul unui operand cu adresare directă este calculat în momentul asamblării programului, dar adresa fiecărui operand raportată la structura programului este calculată în momentul editării de legături. Adresa efectivă, care este întotdeauna raportată la un registru de segment, este calculată în momentul încărcării programului pentru execuție.

Exemplu: S-a definit o variabilă octet în memorie, neinițializată folosind directiva:

a db ?, adică un octet definit în segm. de date, având numele *a*; acesta va fi un operand cu adresare directă la memorie.

mov a, 2

Exemplu: Calculați adresa fizică și conținutul locației respective de memorie după execuția următoarelor instrucțiuni, presupunând DS=1470h:

mov AL, 50h ; registrul AL se încarcă cu valoarea 50h
 mov [4320h], AL ; adresa fizică va fi AF = 18A20h, deci [18A20h] = 50h.

Observație: Nu sunt admise operațiile pentru care atât sursa cât și destinația sunt operanzi din memorie.

b) Operand cu adresare indirectă la memorie - operanzii cu adresare indirectă utilizează regiștri pentru a indica adrese din memorie. Acest mod de adresare este folosit în manipularea dinamică a datelor (pt că valorile din regiștri se pot modifica).

În cazul microprocesoarelor i8086 numai patru regiștri pot fi folosiți în adresarea indirectă: regiștrii de bază **BX** și **BP** și regiștrii index **SI** și **DI**. Regiștrii de bază sau index pot fi folosiți împreună sau separat, cu sau fără specificarea unui deplasament, fiecare dintre cei trei termeni din relația (3) fiind opțional. Astfel, adresa efectivă a unui operand din memorie se poate scrie sub forma:

$$AE = [BX | BP]_{opt} + [DI | SI]_{opt} + [deplasament\ 8/16\ biți]_{opt} \quad (3)$$

unde specificarea "opt" arată că un termen este opțional, iar semnul "|" specifică faptul că doar unul dintre cei doi regiștri de bază (**BX** sau **BP**) respectiv index (**DI** sau **SI**) se va putea folosi la adresare.

În Figura 3.13 sunt prezentate diferite moduri de calcul a adresei fizice de memorie.




Figura 3.13. Variante de calcul a adresei fizice de memorie

Există 2 posibilități:

I) Dacă **BX** e folosit ca registru de bază sau dacă **nu este specificat nici un registru de bază**, la calculul adresei efective a unui operand cu adresare indirectă

registru segment implicit va fi **DS**.

II) Dacă **BP** e fol. oriunde în calculul adresei operandului, *segmentul implicit* va fi **SS**.

$$\text{Adresa} = \text{RS} : \text{offset} \quad \begin{array}{l} [BX/-] \Rightarrow RS=DS \\ [BP] \Rightarrow RS=SS \end{array}$$

offset poate fi format din 3 categorii: $\text{deplasament} + \begin{bmatrix} [BX] \\ [BP] \end{bmatrix} + \begin{bmatrix} [SI] \\ [DI] \end{bmatrix}$

Figura 3.14. Regula de obținere a *registruului segment* și a *offsetului* la calculul adresei operandului din memorie

Se permit diverse modalități de a specifica operanzi cu adresare indirectă, folosind orice operator care indică adunarea (plus +, paranteze drepte [] sau punct .). Esențială este specificarea între paranteze drepte a cel puțin unuia dintre elementele componente ale formei prezentate.

Exemplu: Următoarele moduri de specificare sunt echivalente:

sir[BX][DI]+2, 2+sir[BX+DI], [sir+BX+DI]+2, sir[BX+2][DI] ; operandul este din memorie, din segmentul de date curent, aflat la offset-ul egal cu suma conținuturilor registrelor BX și DI plus 2, cu deplasarea dată de offset SIR.

Observație: Când se utilizează modul de adresare bazat-indexat, unul dintre regiștri trebuie să fie registru de bază, iar celălalt să fie registru index.

Exemple: Următoarele instrucțiuni sunt **incorecte**:

mov AX, SIR [BX] [BP] ; doi regiștri de bază
 mov AX, SIR [SI] [DI] ; doi regiștri index

Există mai multe tipuri de adresare:

- **adresare bazată sau indexată (index simplu)** - ofsetul se obține adunând la unul din regiștrii de bază (BX sau BP) sau index (SI sau DI) un deplasament constant.

Exemple: mov AX,[BX+5]
mov AX,[SI+4]

- **adresare bazată și indexată (index dublu)** - este cea mai complexă formă de adresare, care combină variantele anterioare, permițând adresarea cu 2 indecși (conținuturile regiștrilor de bază și index la procesoarele pe 16 biți).

Exemplu: mov AX,[BX+SI+7]

Dacă se folosește BP, atunci registrul de segment implicit este SS.

Dacă se dorește folosirea altui registru de segment decât cel implicit, în instrucțiune se poate preciza în mod explicit despre care registru de segment este vorba.

Exemplu: mov BX,ES:[BP+2] ; dacă nu s-ar fi precizat ES, implicit se folosea SS, deoarece registrul de bază este BP.

Tema LAB 03 – partea a 2-a

1. a) Realizați următoarele operații la nivel de 8 biți. Scrieți valorile în zecimal considerându-le numere *fără semn* și analizați rezultatul obținut pe cei 8 biți. Specificați și valoarea flagurilor aritmetice (realizați operația în binar).

R1, R2) $37h + 6Dh = ______d + ______d = ______h$; C=__; Z=__; S=__; A=__; O=__.

R3, R4) $A7h + 6Dh = ______d + ______d = ______h$; C=__; Z=__; S=__; A=__; O=__.

b) Realizați următoarele operații la nivel de 8 biți. Scrieți valorile în zecimal considerându-le numere *cu semn* și analizați rezultatul obținut pe cei 8 biți. Specificați și valoarea flagurilor aritmetice.

R1, R2) $37h + 6Dh = ______d + ______d = ______h$; C=__; Z=__; S=__; A=__; O=__.

R3, R4) $A7h + 6Dh = ______d + ______d = ______h$; C=__; Z=__; S=__; A=__; O=__.

2. a) Calculați adresa fizică ce corespunde adresei logice

R1) 89ABh:89ABh, **R2)** 56CDh:56CDh, **R3)** 43EFh:43EFh, **R4)** 12ABh:12ABh;

b) Dați exemplu de 3 adrese logice ce se pot scrie pentru adresa fizică următoare:

R1) 23456h; **R2)** 65432h, **R3)** 87654h, **R4)** 45678h.

c) Să se calculeze componenta offset corespunzătoare adresei fizice menționate dacă se cunoaște componenta segment:

R1) AF=10000h, segment=1000h; offset=_____h;

Dar dacă AF= 1FFFFh ? offset=_____h

R2) AF=20000h, segment=2000h; offset=_____h;

Dar dacă AF= 2FFFFh ? offset=_____h

R3) AF=30000h,segment=3000h; offset=_____h;

Dar dacă AF= 3FFFFh ? offset=_____h

R4) AF=40000h,segment=4000h; offset=_____h;

Dar dacă AF= 4FFFFh ? offset=_____h

d) Să se calculeze componenta segment corespunzătoare adresei fizice 0ABC10h dacă se precizează componenta offset:

R1) offset = 600h; segment= _____h; **R2)** offset= 800h; segment= _____h;

R3) offset = 0A00h; segment= _____h; **R4)** offset= 900h; segment= _____h;

e) Verificați dacă adresa fizică menționată aparține segmentului pentru care se știe componenta segment:

R1) AF=31FFFh, segm.= 2200h; R:_____ Dar adresa fizică 21000h? R:_____

R2) AF=41FFFh, segm.= 3200h; R:_____ Dar adresa fizică 31000h? R:_____

R3) AF=51FFFh, segm.= 4200h; R:_____ Dar adresa fizică 41000h? R:_____

R4) AF=61FFFh, segm.= 5200h; R:_____ Dar adresa fizică 51000h? R:_____

3. a) Pentru DS=1200h, SI=1234h, DI=4321h, AX=2ABCh și BX=1A3Bh specificați adresa locației de memorie accesată de fiecare dintre instrucțiunile următoare:

R1) mov [DI], AX ; AF=_____ **R2)** mov AX, [SI+BX] ; AF=_____

R3) mov AX, [SI+BX+2] ; AF=_____ **R4)** mov [DI+5], AX ; AF=_____

b) Precizați dacă următoarele instrucțiuni sunt corecte și justificați răspunsul:

- | | |
|-------------------------------|--------------------|
| R1) a) mov AX, [BP+BX] | b) mov AL, [BX] |
| R2) a) AX, [BP+SI] | b) mov AX, 7[BP] |
| R3) a) mov [SI+DI], AX | b) mov [SI+BP], AX |
| R4) a) mov AX, [BP+5] | b) mov AX, [SI+DI] |

c) **R1), R2)** Știind că SS=2F00h, CS=1234h, IP=2300h și SP=3456h, specificați adresele logice și fizice pt elementul din vârful stivei și pt instrucțiunea curentă.

R3), R4) Știind că SS=3F00h, CS=1200h, IP=2000h și SP=2002h, specificați adresele logice și fizice pt elementul din vârful stivei și pt instrucțiunea curentă.

4. Pentru SS=3F00h, CS=5A00h, ES=1400h, DS=1200h, SI=1234h, DI=340Ch, AX=2ABCh și BX=1A3Bh, BP=1300h, menționați tipul de adresare folosit și specificați adresa locației de memorie accesată de fiecare dintre instrucțiunile următoare, folosind modelul:

mov AX, [BX] ; s-a folosit adresarea bazată, primul operand este registrul AX, iar al doilea operand este perechea de octeți (cuvântul) din memoria principală, din segmentul curent de date (specificat de DS), aflat la offset-ul conținut în registrul BX (adică operandul este cuvântul din memorie, de la adresa 1200h : 1A3Bh (partea LOW) și 1200h : 1A3Ch (partea HIGH))

- | | |
|----------------------------|-----------------------|
| i) a) mov [DI], AX | b) mov AL, [BX+5] |
| ii) a) mov AX, [SI+BX] | b) mov 2[BX] [SI], AL |
| iii) a) mov AX, DS: [BP+2] | b) mov 5[SI], AL |
| iv) a) mov 2[BP] [DI], AL | b) mov AX, [SI+2] |

Urmăriți modelele:

ADD AX, [BX] ; al doilea operand este octetul / perechea de octeți (cuvântul) din memoria principală, din segmentul curent de date (specificat de DS), aflat la offset-ul dat de conținutul din registrul BX.

ADD [SI], AL ; primul operand este octetul / perechea de octeți din memoria principală, din segmentul de date curent (specificat de DS), aflat la offsetul conținut în registrul SI.

ADD AX, DS: [BX+2] ; al doilea operand este cuvântul din memorie, din segmentul de date curent (specificat explicit de DS), aflat la offset-ul egal cu suma dintre conținutul registrului BX și deplasarea 2 (de tip imediat).

ADD TAB [DI], AL ; primul operand este octetul din memorie, din segmentul de date curent (specificat de DS), aflat la offset-ul egal cu suma dintre conținutul registrului DI și deplasarea TAB (de tip imediat).

ADD AX, [BX] [SI] ; al doilea operand este cuvântul din memorie, din segmentul de date curent, aflat la offset-ul egal cu suma conținuturilor registrelor BX și SI.

MOV MATR [BX] [SI], AX ; primul operand este cuvântul din memorie, din segmentul de date curent, aflat la offset-ul egal cu suma conținuturilor registrelor BX și SI cu deplasarea MATR (de tip offset).

5. I. Comentați destinația din următoarele instrucțiuni după modelul exercițiului anterior și precizați dacă sunt corecte aceste instrucțiuni; justificați răspunsul:

- | | |
|-----------------------------------|--------------------|
| R1) a) mov ax, sir [BP+BX] | b) mov AX, 7[BP] |
| R2) a) mov AX, var [BX] | b) mov AX, [SI+DI] |
| R3) a) mov AX, sir [BP+SI] | b) mov AX,[BP+5] |
| R4) a) mov AX, sir [SI+DI] | b) mov AX, [SI+BP] |

II. Conținutul căror locații de memorie este mutat în AX în instrucțiunile următoare? Se da BX=12ABh, BP=1300h, SI=1A2Bh, DI=340Ch, DS=2100h, SS=3F00h, CS=5A00h. Ce mod de adresare este folosit?

- | | |
|---------------------------------|---------------------|
| R1) a) mov AX, [bx+3], | b) mov AX, 4[bx+si] |
| R2) a) mov AX, [si]+10h, | b) mov AX, 5[bp] |
| R3) a) mov AX, [di+8], | b) mov AX,[bx][si] |
| R4) a) mov AX, 5[bp+si], | b) mov AX, [5][di] |

6. Scrieți instrucțiunile corespunzătoare următoarelor operații: (toate randurile)

- în registrul AL să fie mutat conținutul din memorie de la adresa 23h;
- conținutul registrului AL să fie mutat în memorie la adresa 25h;
- în registrul AX să fie mutat conținutul din memorie de la adresa 10h;
- conținutul registrului AX să fie mutat în memorie la adresa 12h;
- octetul din memorie, de la locația 50h să fie mutat în locația de memorie 60h;
- cuvântul din memorie, începând de la locația 20h să fie mutat începând cu locația de memorie 40h;